大阪大學(xué)的科學(xué)家使用現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)構(gòu)建了一種新的計(jì)算設(shè)備，用戶可以對(duì)其進(jìn)行定制，以最大程度地提高人工智能應(yīng)用的效率。與當(dāng)前使用的可重新布線硬件相比，該系統(tǒng)將電路密度提高了12倍。而且，預(yù)計(jì)將減少80%的能源使用。這一進(jìn)步可能會(huì)導(dǎo)致靈活的人工智能(AI)解決方案，該解決方案可提供增強(qiáng)的性能同時(shí)消耗更少的電能。

人工智能已成為幾乎所有消費(fèi)者日常生活的一部分。像Uber這樣的智能手機(jī)應(yīng)用程序，Gmail的垃圾郵件過(guò)濾器以及Siri和Nest等設(shè)備都依賴于AI。但是，實(shí)施這些算法通常需要大量的計(jì)算能力，這意味著大量的電費(fèi)以及大量的碳足跡?？梢灾匦逻B接的系統(tǒng)(例如人的大腦)可以為每個(gè)任務(wù)優(yōu)化計(jì)算機(jī)電路，從而大大提高了能效。

通常，我們認(rèn)為硬件是由制造商確定的，其中包括計(jì)算機(jī)處理器的物理邏輯門(mén)和晶體管。但是，現(xiàn)場(chǎng)可編程門(mén)陣列是專用邏輯元件，用戶可以將其“現(xiàn)場(chǎng)”重新布線以用于定制邏輯應(yīng)用。研究團(tuán)隊(duì)使用了非易失性“通孔開(kāi)關(guān)”，這些通孔保持連接狀態(tài)，直到用戶決定重新配置它們?yōu)橹?。使用新穎的納米加工方法，他們能夠?qū)⑹兜脑靥畛涞筋愃凭W(wǎng)格的“橫桿”布局中。通過(guò)縮短電子信號(hào)需要路由的距離，設(shè)備最終節(jié)省了80%的功率。

“我們基于現(xiàn)場(chǎng)可編程門(mén)陣列的系統(tǒng)具有非常快速的設(shè)計(jì)周期。如果希望獲得每個(gè)新AI應(yīng)用程序的最大計(jì)算能力，可以每天對(duì)其進(jìn)行重新編程。”第一作者M(jìn)asanori Hashimoto說(shuō)道。通孔開(kāi)關(guān)的使用也消除了對(duì)以前的FPGA器件所必需的編程硅區(qū)域的需要。

高級(jí)作者Jaehoon Yu說(shuō)：“ Via-switch FPGA適合作為最新AI算法的高性能實(shí)現(xiàn)平臺(tái)。”

文章“通過(guò)交換FPGA：用于AI應(yīng)用的65nm CMOS實(shí)現(xiàn)和體系結(jié)構(gòu)擴(kuò)展”發(fā)表在2020年IEEE國(guó)際固態(tài)電路會(huì)議的技術(shù)摘要中。